// Test circuit for logic gates

simulator lang=spectre

ahdl_include "gates2.va"

Vi1 (i1 0) vsource type=pulse val1=2.5 period=1us
Vi2 (i2 0) vsource type=pulse val1=2.5 period=2us
Vdd (dd 0) vsource dc=2.5
U0 (inv i1 dd) ainv tt=100ns
U1 (nand i1 i2 dd) anand tt=100ns
U2 (nor i1 i2 dd) anor tt=100ns
U3 (and i1 i2 dd) aand tt=100ns
U4 (or i1 i2 dd) aor tt=100ns
U5 (xor i1 i2 dd) axor tt=100ns
U6 (xnor i1 i2 dd) axnor tt=100ns

resp tran stop=4uS